This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-122916 (P2000-122916A)

(43)公開日 平成12年4月28日(2000.4.28)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

G06F 12/00

572

G06F 12/00

572A

審査請求 未請求 請求項の数1 OL (全 10 頁)

(21)出願番号

特願平11-286660

(22)出願日

平成11年10月7日(1999.10.7)

(31)優先権主張番号 170137

(32)優先日

平成10年10月12日(1998.10.12)

(33)優先権主張国

米国 (US)

(71)出願人 599142110

エマージング・アーキテクチャーズ・エル

エルシー

Emerging Architectu

res, L. L. C.

アメリカ合衆国95014カリフォルニア州ク パーチノ、プルーンリッジ・アベニュー

19447 ヒューレット・パッカード・カン

パニー内

(74)代理人 100081721

弁理士 岡田 次生


最終頁に続く

(54) 【発明の名称】 原子的更新処理を実行する方法

(57)【要約】

【課題】ソフトウェアが、ハードウェアにより提供され る最高のパフォーマンスの原子的更新方法にアクセスで きるようにする。

【解決手段】エクスポート可能な64ビットのFETCHADD 命令を定義する。それぞれの仮想メモリページは、ライ トバック方式を使用するキャッシュ可(WB)、キャッシュ 不可(UC)、キュッシュ不可でエクスポート可(UCE)のい ずれかのメモリ属性を持つ。FETCHADD命令が実行され、 WBに設定された属性のページにあるメモリ位置がアクセ スされると、CPUはそのメモリ位置を含むキャッシュ ラインの排他的使用を得ることによりFECHADDを原子的 に実行する。UCEに設定された属性のページのメモリ位 置がアクセスされると、メモリコントローラのような中 央ロケーションにFETCHADD命令をエクスポートすること により、CPUはFETCHADDを原子的に実行する。



1

【特許請求の範囲】

【請求項1】メモリ属性フィールドをアクセスして、原子的更新処理によりアクセスされるメモリ位置が、エクスポート可能な命令をサポートしているかどうかを判断するステップと、

前記原子的更新処理によりアクセスされるメモリ位置が エクスポート可能な命令をサポートしているならば、該 原子的更新処理を中央ロケーションにエクスポートする ステップと、

前記原子的更新処理によりアクセスされるメモリ位置が 10 エクスポート可能な命令をサポートしていないならば、 キャッシュ・コヒーレンシー機構を使用して原子的更新 処理を実行するステップと、

を含む原子的更新処理を実行する方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、コンピュータシステムにおけるメモリアクセス操作に関する。より具体的には、本発明は、典型的にはセマフォにアクセスするのに使用される原子的メモリ更新処理に関する。

[0002]

【従来の技術】コンピュータシステムにおいては、2つ以上のプロセスが同じリソースに対して競合することがよくある。例えば、2つ以上のプロセスが、特定のコマンドシーケンスをビデオコントローラに書き込もうとすることがある。これらのプロセスは、1つの中央処理装置(CPU)により実行されることもあれば、マルチプロセッサコンピュータシステムの2つ以上のCPUにより実行されることもある。ここでは、「CPU」及び「プロセッサ」という用語を、互いに取り替え可能に使30用する。

【0003】複数のプロセスが、同時に1つのリソースをアクセスすることができないので、コンピュータのオペレーティングシステムは、リソースへのアクセスをスケジュールするなんらかの機構を提供しなければならない。当該技術分野で知られている一般的な機構の1つとして、「番号取得(take-a-number)」スケジューリング・アルゴリズムがある。このアルゴリズムは、1人の店員の手があくのを待っている顧客の集団に多少似ている。顧客は店に入るときに番号を受け取る。店員がその40番号を呼ぶと、その顧客は店員のサービスを受けることができる。

【0004】これに類似したものとして、「番号」をプロセスに提供する機構は、当該技術分野ではセマフォとして知られている。典型的には、セマフォはメモリ位置に記憶される。セマフォをアクセスしようとするプロセスは、最初にメモリ位置を読み出し、このメモリ位置から読み出した値をインクリメントし、結果をそのメモリ位置に記憶し戻す。メモリ位置から読み出された値は、そのプロセスの「番号」の役割を果たし、メモリ位置に

記憶し戻された結果は、そのリソースをアクセスしようとする次のプロセスの次の「番号」の役割を果たす。特定の「番号」の保持者がリソースにアクセスしてもよいことをオペレーティングシステムが示すとき、その「番号」を持つプロセスがアクセスを行う。

【0005】「番号取得」スケジューリングアルゴリズムが正確に作動するには、メモリ読み出し、インクリメントおよびメモリ書き込み処理が、「原子的」に発生しなければならない。言い換えると、第1のプロセスがメモリ位置を読み出した時点から、第1のプロセスがインクリメントした値をメモリ位置に記憶し戻す時点までの間は、セマフォを保持するメモリ位置を第2のプロセスが読み出す機会があってはならないということである。もし第2のプロセスによるそのような読み出し処理が発生すると、第1および第2のプロセスはそれぞれ同じ「番号」を持つことになり、リソースへのアクセスを同時に試みようとすることがある。

【0006】セマフォ操作が原子的に発生するのを確実にすることは、バスに連結される他の装置が直接記憶アクセス(DMA)処理を行わない単一CPUのコンピュータシステムにおいては比較的簡単なことである。例えば、32ビットのIntel (商標)のアーキテクチャ(IA-32)は、Intel i486IM、Pentium(商標)、Pentium Pro、Pentium IIおよびCeleronIMのCPUにより使用され、「XADD (exchange and add;交換および加算)」命令を含んでいる。この命令を使ってセマフォを含むメモリ位置をアクセスするとき、XADD命令は通常以下のように用いられる。

XADD 宛先メモリ位置, ソースレジスタ

【0007】この命令は、宛先メモリ位置およびソース レジスタに含まれる値の合計を一時レジスタに記憶し、 宛先メモリ位置の内容をソースレジスタに記憶し、一時 レジスタの内容を宛先メモリ位置に記憶する。従って、 命令が実行されるときに値「1」がソースレジスタに記 憶されていると、命令が完了した時に宛先メモリ位置の 値は「1」だけインクリメントし、宛先メモリ位置にも ともとあった値はソースレジスタに記憶される。命令が 完了するまでは割込みが処理されることは無く、またこ の例のコンピュータシステムが単一CPU(他の装置 は、DMA処理を行わない)であるので、XADD命令 によって実行される「読み出し-変更-書き込み (read) -modify-write; リードモディファイライト)」処理の 間は、他のプロセスはセマフォにアクセスすることがで きない。したがって、セマフォ処理は原子的に発生す る。IA-32のXCHG (exchange; 交換) 命令及び CMPXCHG (compareおよびexchange; 比較および 交換)命令もまた、セマフォへの原子的アクセスを確実 にするのに広く用いられている。

位置に記憶し戻す。メモリ位置から読み出された値は、 【0008】マルチプロセッサコンピュータシステムお そのプロセスの「番号」の役割を果たし、メモリ位置に 50 よびDMA処理を実行するデバイスを備えるシステムに

おいては、第1のCPUがインクリメントしてセマフォ をメモリ位置にと書き戻す前に、第2のCPUまたはデ バイスがセマフォにアクセスしようとすることがあるの で、原子性を保証するのがより複雑になる。このような コンピュータシステムでは、バスのロック機構またはキ ャッシュのコヒーレンシー機構のいずれかを使用するこ とにより原子性が提供される。これらの機構を詳細を述 べる前に、CPUのキャッシュメモリの処理を最初に考 えるのが有用である。

【0009】キャッシュメモリは、メインメモリの内容 10 のサブセットを保持する比較的小容量で高速のメモリで ある。例えば、Pentium(商標)IIのCPUをベースと したコンピュータシステムは、レベル1(L1)のキャ ッシュをCPUと同じ集積回路(IC)上に有してお り、レベル2(L2)のキャッシュをCPUと同じモジ ュールではあるが異なる I C 上に有している。 L 1 キャ ッシュはL2キャッシュより小さく、より高速である。 メインメモリの内容は、キャッシュラインと呼ばれる単 位でキャッシュメモリに記憶される。Pentium IIのCP Uでは、L1およびL2キャッシュのキャッシュライン 20 の大きさが32バイトである。

【0010】Intel (商標) i486™のCPUは、「ライ トスルー (write-through)」のL1キャッシュを採用 する。このようなキャッシュにおいては、CPUからの メモリ書き込みが、キャッシュおよびメインメモリに同 時に書込まれる。Intel PentiumのCPU以降、Intelの プロセッサは、「ライトバック (write-back)」のキャ ッシュをサポートしている。ライトバックキャッシュに おいては、CPUからのメモリ書き込みがキャッシュに のみ書込まれる。その後、キャッシュ機構が、そのメモ 30 リ書き込みが実際にメインメモリにコミットされたかど うか(および、いつコミットされたか)を判断する。こ れにより、メインメモリがビジーでなくなるまでメイン メモリへの書き込みを遅らせることができるので、性能 (パフォーマン)が上がる。さらに、メモリオペランド をメインメモリに書き戻す前に、メモリオペランドが何 回か変わることがある。また、メモリにキャッシュライ ンを書き戻す前に、キャッシュラインの変更を完全に組 み立てる機会がキャッシュに与えられるが、これは当該 技術分野ではコウレシング (coalescing;併合)として 40 知られている。

【0011】キャッシュ・コヒーレンシー機構は、CP Uキャッシュおよびメインメモリに記憶されたメモリ内 容が確実にコヒーレンス(一貫性)に保たれるようにす る。例えば、第1のCPUのキャッシュが、メインメモ リにまだ書き戻されていない、変更された (即ち「ダー ティな(dirty)」) 内容を持つキャッシュラインを含ん でおり、第2のCPUが、メインメモリから対応するメ モリ位置を読み出そうと試みる場合、キャッシュ・コヒ ーレンシー機構は、メインメモリに現在記憶された正し 50 1つのポッドにおけるそれぞれのプロセッサが従来のバ

くない内容ではなく、第1のCPUのキャッシュからの 正しい内容が、確実に第2のCPUに提供されるように する。キャッシュ・コヒーレンシー機構は、これを幾つ かの方法で実現することができる。1つの手法は、単純 に第1のCPUのキャッシュに対し、変更されたキャッ シュラインをメインメモリに強制的に書き戻させること である。他の手法は、第2のCPUのキャッシュが、第 1のCPUのキャッシュに対する変更を「スヌープ (sn oop; 監視する)」できるようにすることにより、第1の CPUのキャッシュで行われた変更で、第2のCPUの キャッシュを継続的に更新できるようにする。

【0012】さらに、CPUは、キャッシュラインが 「共用(shared)」または「専有(exclusive)」とし てロードされるよう要求することができる。共用キャッ シュラインはCPUにより変更することができず、従っ てキャッシュラインの内容が変更されないことがわかっ ているような状況(例えば、プログラムコード)で有利 に使用される。専有(または、代わりに「専用 (privat e)」とも言う)キャッシュラインは、CPUにより変 更することができる。典型的には、「ダーティビット (dirty-bit)」が、専有キャッシュラインに関連して おり、内容が変更されたかどうかを示す。ダーティビッ トが設定され、キャッシュラインが変更されたことを示 すならば、キャッシュラインをメインメモリに書き戻さ なくてはならない。ダーティビットがクリアされ、キャ ッシュラインが変更されていないことを示すならば、メ インメモリに書き戻されたものとしてキャッシュライン を廃棄することができる。通常、いずれの時点において も、1のみのCPUが特定のキャッシュラインを専有と して保持することができる。

【0013】原子性の話に戻ると、初期のIA-32の CPUは、キャッシュ不可のメモリまたはライトスルー 方法を使ってキャッシュされたメモリにセマフォを記憶 することにより、そしてセマフォにアクセスするときに 「バスロック(bus lock)」を発行することにより、原 子性を提供する。バスロックは、セマフォ処理によって 必要とされる「読み出しー変更-書き込み」トランザク ションの間、1つのCPUが確実にバスの排他的所有権 を持つようにする。この方法では、他のCUPがセマフ ォを含むメモリ領域にアクセスする必要がないとして も、「読み出し-変更-書き込み」トランザクションが 完了するまでの間は、すべての他のCPUが、バスにア クセスすることからブロックされるので、パフォーマン スにかなり重い負担をかける。様々な相互接続構造を使 用するハイエンドのマルチプロセッサシステムにおいて は、「バス」という概念が完全に消えてしまうことがあ り、したがって「バスロック」という概念も完全に消え てしまうことがあるということに注意されたい。例え ば、4つのプロセッサから成るポッド (pod) を持ち、

スを介して結合され、ポッドのそれぞれがリング・トポ ロジーで相互接続されているマルチプロセッサシステム においては、1つのポッドにおけるCPUが、他のポッ ドにおけるバスをロックすることが通常できない。

【0014】後のIA-32CPUは、キャッシュ・コ ヒーレンシー機構を介して原子性を提供する。CPUが セマフォをアクセスするとき、CPUのL1キャッシュ が、セマフォを保持するメモリ位置を含むキャッシュラ インの専有使用を要求する。従って、トランザクション 中に他のCPUがセマフォにアクセスできる可能性無し に、CPUは、セマフォ処理により必要とされる「読み 出し一変更一書き込み」トランザクションを実行するこ とができる。従って、他のCPUは引き続きバスにアク セスすることができるので、引き続きメモリにアクセス することができる。他のCPUに対してアクセス可能で ないメインメモリ領域だけが、セマフォ処理を実行する CPUのキャッシュに専有として保持されるキャッシュ ラインであるので、本質的に、「キャッシュ内 (in-cac he)」の原子的更新が、「アドレスロック (address lo ck)」を介して実行される。そのキャッシュライン全体 20 が専有として保持されるので、1つのキャッシュライン に複数のセマフォを記憶しない方が望ましい場合が多い ということに注意されたい。

【0015】このキャッシュ・コヒーレンシーを介した 原子性の提供は、バスロックを介してキャッシュ・コヒ ーレンスを提供するよりもかなり良いパフォーマンスを 提供するが、「セマフォのキャッシュラインのスラッシ ング」によってパフォーマンスがなお制限されることが ある。セマフォのキャッシュラインのスラッシングは、 2つ以上のCPUが同じリソース、よって同じセマフォ 30 について継続的に競合する時に発生する。したがって、 それぞれのCPUがセマフォを含むキャッシュラインの 排他制御を得ようと継続的に試み、そのキャッシュライ ンが継続的にそれぞれのCPUのキャッシュにロードさ れて書き込まれる。通常、CPUがセマフォを含むキャ ッシュラインに対する専有アクセス権を得るために待っ ている間は、そのCPUの処理は進行することができな 11

【0016】従来技術において、大型マルチプロセッサ システムの中には、FETCHADD (fetch and add (フェッチおよび加算))命令を用いてこの問題に対処 してきたものがある。「FETCHADD」命令に関連 する「インクリメント」処理は、メモリコントローラの ような中央ロケーションにエクスポートされる。したが って、CPUが、メモリ位置に記憶されたセマフォを参 照するFETCHADD命令を実行するとき、メモリコ ントローラは、メモリ位置に記憶されたセマフォ値をそ のCPUに提供する。さらに、メモリコントローラはセ マフォをインクリメントし、その結果をそのメモリ位置

リ位置に書き込む必要が無いので、CPUは、セマフォ を含むキャッシュラインへの専有アクセスを獲得する必 要はなく、それによりセマフォのキャッシュラインのス ラッシングが取り除かれる。加えて、複数のセマフォ が、パフォーマンスを犠牲にすることなくキャッシュラ インの境界内に存在することができるので、セマフォを より効率的にメモリに記憶することが可能になる。

[0017]

【発明が解決しようとする課題】コンピュータ産業にお いては、より高性能なハードウェアに向かって積極的な 動きが続いている。しかしながら、それとは相反するよ うに、原子的セマフォ更新を提供するよう設計されたバ スロック、キャッシュ・コヒーレンシー機構および命令 のエクスポートを介して原子性を提供するハードウェア ・アーキテクチャも含め、幅広い多様なハードウェア・ アーキテクチャ上で実行可能な、より低コストの「既製 品でシュリンクラップされた (off-the-shelf shrink-w rapped)」オペレーティングシステム(およびその他の ソフトウェア) に積極的に向かう傾向もある。しかし、 従来技術による原子性を提供する方法は、通常、どの方 法で原子性が提供されるのかをソフトウェアが「認識し て」いることを当然としている。したがって、バスロッ クを使用してセマフォにアクセスするよう設計されたソ フトウェアは、原子的セマフォ更新を提供するよう設計 されたキャッシュ・コヒーレンシー機構、および命令エ クスポートによって提供されるより高いセマフォのパフ ォーマンスを使用することができない。同様に、キャッ シュ・コヒーレンシー機構を使用してセマフォにアクセ スするよう設計されたソフトウェアも、原子的セマフォ 更新を提供するよう設計された命令エクスポートにより 提供される、より高いセマフォのパフォーマンスを使用 することができない。当該技術分野において必要なの は、特定の原子的更新方法を利用するようソフトウェア を明確にコード化する必要なく、低コストの「既製品で シュリンクラップされた」ソフトウェアが、それが実行 されるコンピュータシステムのハードウェアにより提供 される最高のパフォーマンスの原子的更新方法にアクセ スできるようにするコンピュータアーキテクチャであ る。

[0018]

【課題を解決するための手段】上記の課題を解決するた め、この発明は、メモリ属性フィールドをアクセスし て、原子的更新処理によりアクセスされるメモリ位置 が、エクスポート可能な命令をサポートしているかどう かを判断するステップと、前記原子的更新処理によりア クセスされるメモリ位置がエクスポート可能な命令をサ ポートしているならば、該原子的更新処理を中央ロケー ションにエクスポートするステップと、前記原子的更新 処理によりアクセスされるメモリ位置がエクスポート可 に記憶し戻す。従って、CPUが、セマフォを含むメモ 50 能な命令をサポートしていないならば、キャッシュ・コ

ヒーレンシー機構を使用して原子的更新処理を実行するステップとを含む原子的更新処理を実行する方法を提供する。この発明は、バスロックを必要とするIA-32命令が、原子性を提供する優れた方法を提供するコンピュータハードウェア上で効率的に実行するような、64ビットのアーキテクチャ・フレームワークを提供するものである。さらに、この発明は、「既製品でシュリンクラップ」のソフトウェアにコード化することのできるエクスポート可能な64ビットのFETCHADD(フェッチおよび加算)命令を定義するアーキテクチャ・フレームワークを提供し、命令をエクスポートすることにより、またはキャッシュ・コヒーレンシー機構を用いることにより、FETCHADD命令を実行する上でハードウェアが原子性を保証するプログラム可能な方法を提供する。

【0019】IA-32命令セットにおいては、LOC Kプレフィクスを、メモリオペランドにアクセスする形 の命令に限り、それらの命令の前につけることができ る。すなわち、ADD、ADC、AND、BTC、BT R. BTS. CMPXCHG, DEC, INC, NE G, NOT, OR, SBB, SUB, XOR, XAD D、XCHG命令の前につけることができる。この発明 によれば、CPUは、IA-32ロックチェック・イネ ーブルビット(LC)を含む省略時制御レジスタを備え る。LCビットが「1」に設定されており、IA-32 の原子的メモリ参照が、外部バスロック下でプロセッサ の外部の「読み出し-変更-書き込み」処理を要求する (例えば、命令が、LOCKプレフィクスを含む)と き、 I A-32インターセプト・ロックフォールトが発 生し、IA-32インターセプト・ロックフォールト・ 30 ハンドラーが呼び出される。フォールト・ハンドラー は、割り込みの原因となったIA-32命令を調べ、命 令を原子的にエミュレートするために適切なコードへと 分岐する。従ってこの発明は、この発明に基づいた64 ビットのアーキテクチャを持つコンピュータシステム が、IA-32命令と2値(バイナリ)互換性を維持す ることができるようにし、バスをロックしないことによ って、64ビットのアーキテクチャにより提供される優 れたパフォーマンスを保つことができるようにする。

【0020】さらに、この発明は、以下のフォーマット 40 を持つエクスポート可能なFETCHADD命令を定義する。

【数1】FETCHADD $R_1 = [R_3]$, INC 【0021】この命令は、レジスタ R_3 でのインデックスがついたメモリ位置を読み出し、そのメモリ位置から読み出された内容をレジスタ R_1 に置き、そのメモリ位置から読み出された内容に INC値を加算し、そしてその和をそのメモリ位置に記憶しなおす。

【0022】それぞれの仮想メモリページに関連するのは、「ライトバック方式を用いたキャッシュ可 (W

B)」、「キャッシュ不可(UC)」または「キャッシュ不可で、エクスポート可(UCE)」の状態をとることができるメモリ属性である。FETCHADD命令が実行され、アクセスされたメモリ位置が、WBに設定された属性を持つページにあるとき、そのメモリ位置を含むキャッシュラインの専有使用を得ることで、CPUによりFETCHADD命令が原子的に実行される。しかしながら、FETCHADD命令が実行され、アクセスされたメモリ位置が、UCEに設定された属性を持つページにあるときは、FETCHADD命令を、メモリコントローラのような中央ロケーションにエクスポートすることにより、そのFETCHADD命令は原子的に実行され、それによりセマフォのキャッシュラインのスラ

【0023】したがって、この発明は、原子性が、キャッシュ・コヒーレンシー機構により提供されるのか、またはFETCHADD命令をメモリコントローラのような中央ロケーションにエクスポートすることにより提供されるのかをソフトウェアが「認識しなく」ても、FE TCHADD命令によりアクセスされるセマフォで、

ッシングを除去することができる。

「既製品でシュリンクラップの」ソフトウェアをコード 化することのできるアーキテクチャ・フレームワークを 提供する。したがって、そのようなソフトウェアは、それぞれの方法に対して個々のコードセグメントを必要と するソフトウェア無しで、コンピュータのハードウェア 上で利用可能な原子的更新処理を提供する最速の方法に アクセスすることができる。

[0024]

【発明の実施の形態】この発明は、キャッシュ・コヒーレンスを提供する優れた方法を提供するコンピュータハードウェア上で、バスロックを必要とするIA-32命令が効率的に実行する64ビットのアーキテクチャ・フレームワークを提供する。さらに、この発明は、「既製品でシュリンクラップ」のソフトウェアにコード化することのできるエクスポート可能な64ビットのFETCHADD命令を定義するアーキテクチャと、命令をエクスポートすることにより、またはキャッシュ・コヒーレンシー機構を用いることにより、FETCHADD命令を実行する上で原子性をハードウェアが保証することのできるプログラム可能な方法を提供する。

【0025】図1はコンピュータシステム10の概略図であり、この発明を説明するのに使用される。コンピュータシステム10は、CPU12および14のようなN個のCPUを備える。また、システム10は、メモリコントローラ16およびメインメモリ18を備える。メモリコントローラ16は、エクスポート可能なFETCHADD命令の実行をサポートする。

【0026】以下にCPU12および14について説明 する前に、この発明に従って定義されるFETCHAD 50 D命令について最初に述べる。この命令は、以下のフォ ーマットを持つ。

٠.,,

【数2】FETCHADD $R_1 = [R_3], INC$ 【0027】この命令は、レジスタR3のインデックス がついたメモリ位置を読み出し、そのメモリ位置から読 み出した内容をレジスタR1 に置く。さらに、この命令 は、値INCを、そのメモリ位置から読み出した内容に 加算し、その和をそのメモリ位置に記憶しなおす。上記 のFETCHADD命令の表現は簡略化したものであ る。追加の命令「コンプリーターズ (completers)」 は、メモリから読み出されるべきオペランドのサイズ、 他の命令に対するその命令の順序づけセマンティクス (ordering semantics)、およびFETCHADD命令 **をCPUキャッシュにプリフェッチ (先読み) するとき** に使用されるプリフェッチヒントなどのようなオプショ ンを指定する。しかしながら、この発明を理解するには 上記の命令のフォーマットで充分である。

【0028】図2は、図1のCPU12のブロック図で ある。当然ながら、図2は、コンピュータシステム10 におけるすべてのCPUを代表する。CPU12には、 命令レジスタ20、命令解読実行ロジック22、フォー ルト・ハンドラー・ポインタ24、プログラムカウンタ 26、ソフトウェアベースのIA-32インターセプト ・ロックフォールト・ハンドラー28、省略時制御レジ スタ(DCR)30、変換索引バッファ(TLB)3 6、L1およびL2キャッシュメモリ40を備える。図 2は概略図であり、この発明を実現するCPUがこれよ りも著しく複雑であることは当業者には明らかであろ う。しかしながら、図2は、この発明の新規な側面を説 明するのには充分である。

んどのコンピュータシステムは、実際に存在する物理メ モリより多くのメモリがあるようシミュレートする仮想 メモリと呼ばれる技術を用いる。メインメモリアドレス に対する仮想アドレスのマッピングは、仮想アドレス変 換として知られるプロセスである。仮想アドレスおよび 物理アドレス空間は、典型的にはページと呼ばれる等サ イズのメモリブロックに分割され、ページテーブルが、 仮想アドレスおよび物理アドレスの間の変換を行う。そ れぞれのページテーブルのエントリは、典型的には物理 アドレスと、ページに関する保護および状態情報とを含*40

* む。保護および状態情報は、典型的にはページが受けた アクセスの種類についての情報およびページ保護情報を 含む。例えば、ダーティビットは、そのページのデータ に対して変更が加えられていることを示す。通常、ペー ジテーブルは大きいのでメモリに記憶される。従って、 それぞれの規則的なメモリアクセスは、少なくとも2つ のアクセスを実際には要求することができ、1つは変換 を得るためのものであり、2つめは物理メモリ位置にア クセスするためのものである。

1.0

【0030】仮想アドレス変換をサポートするほとんど のコンピュータシステムは、変換索引バッファ (TL B)を使用する。TLBは、典型的には小容量で高速の 連想メモリであり、CPU上またはCPUの近傍に通常 は位置し、最近使用された仮想および物理アドレスの対 を記憶する。TLBは、ページテーブルにおける変換の サブセットを含み、より高速にアクセスされることがで きる。処理装置は、メインメモリから情報を必要とする とき、仮想アドレスをTLBに送る。TLBは、仮想ア ドレスのページ番号を受け取り、物理ページ番号を返 20 す。物理ページ番号は、メインメモリにおける所望のバ イトまたはワードをアクセスするため、下位のアドレス 情報と組み合わされる。その仮想アドレスの変換がTL Bに無いならば、ページテーブルから抽出される。ペー ジテーブルにその変換が無いならば、ページフォールト が生成される。

【0031】この発明によると、TLB36は、TLB エントリにより表わされるページに対して読み出しおよ び書き込みを行うFETCHADD命令を、エクスポー ト可能であるか否かを決めるメモリアクセスビットを含 【0029】当該技術分野で知られているように、ほと 30 む。例えば、TLBエントリ38は、メモリアクセスビ ットフィールド44を含む。上述したように、TLBは 通常、ページテーブルに含まれる仮想-物理マッピング のサブセットを含んでいる。従って、この発明で使用す るのに適合したページテーブルも、メモリアクセスビッ トのコピーを含む。

> 【0032】表1は、メモリアクセスビットにより表す ことができる仮想アドレッシングメモリ属性のコード化 を示す。

【表1】

メモリ方式	ニーモニック	コード
ライトバック	WB	0 0
キャッシュ不可	UC	0 1
キャッシュ不可ーエクスポート可能	UCE	10

【0033】表1に示されるコードは、この発明をより わかりやすく説明するため簡略化されたものであること に注意されたい。他の実施形態においては、追加の機能 性をメモリアクセスビットにコード化するのが望ましい こともある。

【0034】これらのコードがどのように使用されるの※50 ズムによって提供される。セマフォを含むメモリ位置に

※かを説明するため、CPU12、またはCPU12が作 動するコンピュータシステムのいずれも、エクスポート 可能のFETCHADD命令をサポートしていない場合 を想定する。そのようなコンピュータシステムにおいて は、原子性は、キャッシュ・コヒーレンシーのアルゴリ

ついて仮想-物理マッピングが確立されると、ページテ ーブルにおけるメモリアクセスビット、およびセマフォ が記憶されたページに対応するTLBエントリが、WB のメモリ方式に指定され、従ってメモリアクセスビット が「00」に設定される。

【0035】従って、FETCHADD命令が命令レジ スタ20にロードされると、命令解読実行ロジック22 は、FETCHADD命令により指定されたメモリ位置 に対応するTLBエントリに記憶されたメモリアクセス ビットを調べる。メモリアクセスビットは、ライトバッ 10 ク方式を用いてキャッシュされたメモリページにセマフ オが記憶されることを示すので、セマフォを含むキャッ シュラインがし1およびし2キャッシュ40にロードさ れ、専有として保持される。その後、命令解読実行ロジ ック22は、セマフォをL1キャッシュから抽出し、そ のセマフォを、FETCHADD命令中に指定されたレ ジスタファイル42のレジスタにロードし、セマフォを インクリメントし、インクリメントされたセマフォをし 1キャッシュに記憶し直す。セマフォが他のCPUによ り要求されるとき、CPU12は、セマフォを含むキャ 20 ッシュラインの専有使用を放棄し、他のCPUがそのキ ャッシュラインの専有使用を獲得する。これにより、あ る量のキャッシュラインのスラッシングとなるけれど も、パフォーマンスは、ローエンドからミドルレンジの コンピュータシステムにおいては充分過ぎると言える。 【0036】次に、CPU12、およびCPU12が作 動するコンピュータシステムの両方が、エクスポート可 能なFETCHADD命令をサポートする場合を想定す る。そのようなコンピュータシステムにおいては、FE TCHADD命令の原子性は、FETCHADD命令を 30 メモリコントローラ (または、その他の中央ロケーショ ン) にエクスポートすることによるか、またはキャッシ ュ・コヒーレンシー機構によるかのいずれかによって提 供することができる。仮想-物理マッピングが、セマフ オを含むメモリ位置について確立されるとき、ページテ ーブルのメモリアクセスビット、およびセマフォが記憶 されているページに対応するTLBエントリが、UCE メモリ方式に指定され、従ってメモリアクセスビットは 「10」に設定される。

【0037】従って、FETCHADD命令が命令レジ 40 スタ20にロードされるとき、命令解読実行ロジック2 2は、FETCHADD命令により指定されたメモリ位 置に対応するTLBエントリに記憶されたメモリアクセ スピットを調べる。メモリアクセスビットは、セマフォ が、キャッシュ不可でエクスポート可能なメモリページ に記憶されていることを示す。従って、命令解読実行口 ジック22は、FETCHADD命令を図1のメモリコ ントローラ16にエクスポートする。コントローラ16 は、図1のメインメモリ18からセマフォを読み出し、 そのセマフォを命令解読実行ロジック22に提供し、命 50 命令セットの詳細は、「Intel 命令セットリファレン

令解読実行ロジック22は、FETCHADD命令中に 指定されたレジスタファイル42のレジスタにセマフォ を記憶する。メモリコントローラ16は、セマフォをイ ンクリメントし、結果をメインメモリ18に記憶しなお す。セマフォがキャッシュラインに専有として保持され ることが無いので、他のCPUは、セマフォを含むキャ ッシュラインの専有使用を得る必要なく、即座にセマフ オにアクセスすることができる。従って、キャッシュラ インのスラッシングが除去される。メモリコントローラ 16が、FETCHADD命令によりアクセスされるセ マフォのキャッシュを保持するのが好ましく、これによ り、メモリコントローラ16は、メインメモリ18にア クセスする必要がなくなってより速い応答が可能となる 点に注意されたい。

【0038】要約すると、この発明は、原子性がキャッ シュ・コヒーレンシー機構により提供されるのか、また はFETCHADD命令をメモリコントローラ16のよ うな中央ロケーションへとエクスポートすることにより 提供されるのかを「既製品でシュリンクラップの」ソフ トウェアが「知らない」場合でも、該ソフトウェアを、 FETCHADD命令によりアクセスされるセマフォで コード化することのできるアーキテクチャ・フレームワ 一クを提供する。従って、このようなソフトウェアは、 それぞれの方法について個々のコードセグメントを必要 とするソフトウェアなしで、コンピュータハードウェア 上で利用可能な原子性更新処理を提供するもっとも高速 な方法をアクセスすることができる。

【0039】この発明により提供される他の利点は、F ETCADD命令のエクスポートをサポートするのに、 非常に狭い範囲のメモリ位置を選択的にイネーブル (使 用可能) にできるということである。従って、オペレー ティングシステムは、メモリの小さな部分を、キャッシ ュ不可でエクスポート可能なよう構成することができ、 アプリケーションプログラムが、オペレーティングシス テムからセマフォ用のメモリ空間を要求するとき、オペ レーティングシステムは、そのような空間を、キャッシ ュ不可でエクスポート可能なよう構成された領域に割り 振ることができる。また、この発明は、オペレーティン グシステムが、I/O装置にマッピングされたメモリ位 置のような、エクスポート可能なFETCHADD命令 をサポートしないメモリ範囲に対するFETCHADD 命令のエクスポートを防ぐことができるようにする。 【0040】この発明は、キャッシュ・コヒーレンシー

機構またはFETCHADD命令のエクスポートのいず れかを選択することにより原子性を提供する、64ビッ トのFETCHADD命令およびそれをサポートするア ーキテクチャ・フレームワークを提供するけれども、こ の発明は、バスロックのプレフィクスを介して原子性を 提供する IA-32命令をもサポートする。 IA-32

ス」に見つけることができ、ここで参照により取り入れる。

【0041】IA-32の命令セットにおいて、LOC Kプレフィクスは、メモリオペランドにアクセスする形 の命令に限り、それらの命令の前に付けることが出来 る。すなわち、ADD、ADC、AND、BTC、BT R、BTS、CMPXCHG、DEC、INC、NE G、NOT、OR、SBB、SUB、XOR、XAD D、XCHG命令につけることができる。

【0042】図2を参照すると、省略時制御レジスタ (DCR) 30は、IA-32ロックチェック・イネー ブルビット(LC)32を含む。LCビット32が、 「1」に設定され、IA-32の原子的メモリ参照が、 外部バスロック下でプロセッサの外部の「読み出しー変 更-書き込み」処理を要求する(例えば、命令がLOC Kプレフィクスを含む)とき、IA-32インターセプ ト・ロックフォールトが起こる。LCビット32が 「0」にクリアされ、IA-32原子的メモリ参照が、 外部バスロック下でプロセッサの外部の「読み出し-変 更-書き込み」処理を要求とするとき、プロセッサは、 IA-32インターセプト・ロックフォールトを生成す るか(バスロックが、コンピュータシステムのハードウ ェアによりサポートされていない場合)、または外部バ スロックでトランザクションを実行することができる。 IA-32アーキテクチャにおいては、ライトバックの キャッシュ方式を使用してキャッシュされないメモリに 対して行われる原子的メモリアクセスには、外部バスロ ックが必要となる点に注意されたい。言い換えると、メ モリがキャッシュ不可またはライトスルー方式でキャッ シュされる場合には、IA-32アーキテクチャには外 30 部バスロックが必要となる。

【0043】複数の相互接続トポロジーで接続された複数のプロセッサを持つコンピュータシステムのように、バスをロックすることができないコンピュータシステムにおいては、当然ながら、LOCKプレフィクスが前についたIA-32命令は、IA-32インターセプト・ロックフォールトにより取り扱われなければならない。そのようなシステムでは、LCビット32の値は問題とならない。

【0044】しかしながら、バスをロックすることがで 40 きるコンピュータシステムを考えてみる。バスをロックすることが可能であるけれども、継続的にそうすることによりパフォーマンスが著しく低下することがある。従って、バスをロックしない命令を使ってLOCKプレフィクスのついたIA-32命令をエミュレートするのが望ましい。エミュレーションは、ハードウェアによって直接実行する程速くはないが、LOCKプレフィクスのついたIA-32命令がエミュレートされる間に他のCPUおよび装置がアクセスを続けることができるので、システム全体のパフォーマンスを上げることができる。 50

14

このようなシステムにおいては、LOCKプレフィクスのついたIA-32命令が、バスロックを使用してハードウェアにより実行されるのか、またはバスロックを使用せずにソフトウェアでエミュレートされるのかを、LCビット32の値が決定する。LOCKプレフィクスのついたIA-32命令をエミュレートするとき、当然ながら、エミュレーションコードは、キャッシュ・コヒーレンシー機構および/またはエクスポート可能なFETCHADD命令を使用して原子性を確保することができ10る。

【0045】図2に戻ると、ADD、ADC、AND. BTC, BTR, BTS, CMPXCHG, DEC, I NC, NEG, NOT, OR, SBB, SUB, XO R、XADDおよびXCHGの命令セットからのIA-32命令が、LOCKプレフィクスが前につけられてお り、メモリ位置をアクセスし、命令レジスタ20にロー ドされると想定する。さらに、DCR30のLCビット 32が「1」に設定されていると想定する。このような 命令に応答して、命令解読実行ロジック22は、IA-32インターセプト・ロックフォールトを生成する。ロ ジック22は、フォールト・ハンドラー・ポインタ24 における I A-32インターセプト・ロックフォールト エントリ34に記憶されたアドレスを、プログラムカウ ンタ26にロードする。これにより、フォールト・ハン ドラー28の最初の命令が命令レジスタ20にロードさ れ、ソフトウェアベースのIA-32インターセプト・ ロックフォールト・ハンドラー28の最初の命令が実行 される。フォールト・ハンドラー28は、割り込みを引 き起こしたIA-32命令を調べ、原子的にその命令を エミュレートするため適切なコードへと分岐する。IA -32命令がエミュレートされ、適切な値がレジスタフ ァイル42、L1およびL2キャッシュ40および図1 のメインメモリ18に記憶された後、フォールト・ハン ドラー28は終了し、フォールトを引き起こした命令の すぐ後の命令を続けて実行する。

【0046】フォールト・ハンドラー28が、上述したようなエクスポート可能なFETCHADD命令を含むことができる点に注意されたい。例えば、宛先メモリ位置を「1」だけインクリメントするようコード化されたIA-32XADD命令を、「1」に設定されたインクリメント値(INC)を持つFETCHADD命令によりエミュレートすることができる。FETCHADD命令によりエミュレートすることのできない他の命令については、変更されるべきメモリ位置を含むキャッシュラインの専有使用を得る命令によりエミュレートすることができる。

【0047】要約すると、DCR30のLCビット32 およびソフトウェアベースのIA-32インターセプト ・ロックフォールト・ハンドラー28により、CPU1 50 2は、バスをロックすることなくLOCKプレフィクス 15

のついた IA-32命令を原子的に実行することができ るようになる。従って、この発明により、64ビットの アーキテクチャを持つコンピュータシステムは、64ビ ットのアーキテクチャにより提供される優れたパフォー マンスを維持しつつ、 IA-32命令との2値互換性を 維持することができるようになる。

【0048】この発明を、好ましい実施形態を参照しつ つ説明してきたけれども、当該技術分野の当業者には、 この発明の精神および範囲から離れること無く、形式お よび詳細において変更を加えることができるということ 10 16 メモリコントローラ が明らかであろう。

【発明の効果】特定の原子的更新方法を利用するようソ フトウェアを明確にコード化することなく、ソフトウェ

16 アは、ハードウェアにより提供される最高のパフォーマ ンスの原子的更新方法をアクセスできるようになる。

【図面の簡単な説明】

【図1】N個のCPU、メモリコントローラおよびメイ ンメモリを備えるコンピュータシステムの概略図。

【図2】この発明による、図1のCPUのうちの1つの ブロック図。

【符号の説明】


12,14 CPU

18 メインメモリ


36 TLB

44 メモリ属性フィールド

【図1】



【図2】



フロントページの続き

(72)発明者 ミラード・ミッタル

アメリカ合衆国94080カリフォルニア州サウス・サン・フランシスコ、ヒルサイド・ブルバード 1149

(72)発明者 マーティン・ジェイ・ウイッテカー アメリカ合衆国95014カリフォルニア州ク パーチノ、ストニーデイル・ドライブ 10241 (72) 発明者 ガリー・エヌ・ハモンド

アメリカ合衆国95008カリフォルニア州キャンベル、サニーブルック・ドライブ 519

(72) 発明者 ジェローム・シー・ハック

アメリカ合衆国94303カリフォルニア州パロ・アルト、タリスマン・ドライブ 851